Newer
Older
<PORT DIR="O" LEFT="2" NAME="M00_AXI_arprot" RIGHT="0" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_arprot">
</CONNECTIONS>
</PORT>
<PORT DIR="O" NAME="M00_AXI_arregion" SIGIS="undef"/>
<PORT DIR="O" LEFT="3" NAME="M00_AXI_arqos" RIGHT="0" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_arqos">
<PORT DIR="O" NAME="M00_AXI_arvalid" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_arvalid">
<PORT DIR="I" NAME="M00_AXI_arready" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_arready">
<PORT DIR="I" LEFT="5" NAME="M00_AXI_rid" RIGHT="0" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_rid">
<PORT DIR="I" LEFT="63" NAME="M00_AXI_rdata" RIGHT="0" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_rdata">
<PORT DIR="I" LEFT="1" NAME="M00_AXI_rresp" RIGHT="0" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_rresp">
<PORT DIR="I" NAME="M00_AXI_rlast" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_rlast">
<PORT DIR="I" NAME="M00_AXI_rvalid" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_rvalid">
<PORT DIR="O" NAME="M00_AXI_rready" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_rready">
<PORT DIR="O" LEFT="1" NAME="M01_AXI_wid" RIGHT="0" SIGIS="undef" SIGNAME="axi_interconnect_0_M01_AXI_wid">
<CONNECTIONS>
<CONNECTION INSTANCE="ps" PORT="S_AXI_HP0_WID"/>
</CONNECTIONS>
</PORT>
<PORT DIR="O" LEFT="1" NAME="M00_AXI_wid" RIGHT="0" SIGIS="undef" SIGNAME="axi_interconnect_0_M00_AXI_wid">
<CONNECTIONS>
<CONNECTION INSTANCE="ps" PORT="S_AXI_HP1_WID"/>
</CONNECTIONS>
</PORT>
<BUSINTERFACE BUSNAME="axi_dma_1_M_AXI_S2MM" DATAWIDTH="32" NAME="S00_AXI" TYPE="SLAVE" VLNV="xilinx.com:interface:aximm:1.0">
4065
4066
4067
4068
4069
4070
4071
4072
4073
4074
4075
4076
4077
4078
4079
4080
4081
4082
4083
4084
4085
4086
4087
4088
4089
4090
4091
4092
4093
4094
4095
4096
4097
4098
4099
4100
4101
4102
4103
4104
<PORTMAPS>
<PORTMAP LOGICAL="AWID" PHYSICAL="S00_AXI_awid"/>
<PORTMAP LOGICAL="AWADDR" PHYSICAL="S00_AXI_awaddr"/>
<PORTMAP LOGICAL="AWLEN" PHYSICAL="S00_AXI_awlen"/>
<PORTMAP LOGICAL="AWSIZE" PHYSICAL="S00_AXI_awsize"/>
<PORTMAP LOGICAL="AWBURST" PHYSICAL="S00_AXI_awburst"/>
<PORTMAP LOGICAL="AWLOCK" PHYSICAL="S00_AXI_awlock"/>
<PORTMAP LOGICAL="AWCACHE" PHYSICAL="S00_AXI_awcache"/>
<PORTMAP LOGICAL="AWPROT" PHYSICAL="S00_AXI_awprot"/>
<PORTMAP LOGICAL="AWQOS" PHYSICAL="S00_AXI_awqos"/>
<PORTMAP LOGICAL="AWVALID" PHYSICAL="S00_AXI_awvalid"/>
<PORTMAP LOGICAL="AWREADY" PHYSICAL="S00_AXI_awready"/>
<PORTMAP LOGICAL="WDATA" PHYSICAL="S00_AXI_wdata"/>
<PORTMAP LOGICAL="WSTRB" PHYSICAL="S00_AXI_wstrb"/>
<PORTMAP LOGICAL="WLAST" PHYSICAL="S00_AXI_wlast"/>
<PORTMAP LOGICAL="WVALID" PHYSICAL="S00_AXI_wvalid"/>
<PORTMAP LOGICAL="WREADY" PHYSICAL="S00_AXI_wready"/>
<PORTMAP LOGICAL="BID" PHYSICAL="S00_AXI_bid"/>
<PORTMAP LOGICAL="BRESP" PHYSICAL="S00_AXI_bresp"/>
<PORTMAP LOGICAL="BVALID" PHYSICAL="S00_AXI_bvalid"/>
<PORTMAP LOGICAL="BREADY" PHYSICAL="S00_AXI_bready"/>
<PORTMAP LOGICAL="ARID" PHYSICAL="S00_AXI_arid"/>
<PORTMAP LOGICAL="ARADDR" PHYSICAL="S00_AXI_araddr"/>
<PORTMAP LOGICAL="ARLEN" PHYSICAL="S00_AXI_arlen"/>
<PORTMAP LOGICAL="ARSIZE" PHYSICAL="S00_AXI_arsize"/>
<PORTMAP LOGICAL="ARBURST" PHYSICAL="S00_AXI_arburst"/>
<PORTMAP LOGICAL="ARLOCK" PHYSICAL="S00_AXI_arlock"/>
<PORTMAP LOGICAL="ARCACHE" PHYSICAL="S00_AXI_arcache"/>
<PORTMAP LOGICAL="ARPROT" PHYSICAL="S00_AXI_arprot"/>
<PORTMAP LOGICAL="ARQOS" PHYSICAL="S00_AXI_arqos"/>
<PORTMAP LOGICAL="ARVALID" PHYSICAL="S00_AXI_arvalid"/>
<PORTMAP LOGICAL="ARREADY" PHYSICAL="S00_AXI_arready"/>
<PORTMAP LOGICAL="RID" PHYSICAL="S00_AXI_rid"/>
<PORTMAP LOGICAL="RDATA" PHYSICAL="S00_AXI_rdata"/>
<PORTMAP LOGICAL="RRESP" PHYSICAL="S00_AXI_rresp"/>
<PORTMAP LOGICAL="RLAST" PHYSICAL="S00_AXI_rlast"/>
<PORTMAP LOGICAL="RVALID" PHYSICAL="S00_AXI_rvalid"/>
<PORTMAP LOGICAL="RREADY" PHYSICAL="S00_AXI_rready"/>
</PORTMAPS>
</BUSINTERFACE>
<BUSINTERFACE BUSNAME="axi_interconnect_0_M00_AXI" DATAWIDTH="64" NAME="M00_AXI" TYPE="MASTER" VLNV="xilinx.com:interface:aximm:1.0">
4106
4107
4108
4109
4110
4111
4112
4113
4114
4115
4116
4117
4118
4119
4120
4121
4122
4123
4124
4125
4126
4127
4128
4129
4130
4131
4132
4133
4134
4135
4136
4137
4138
4139
4140
4141
4142
4143
4144
4145
4146
4147
4148
<PORTMAPS>
<PORTMAP LOGICAL="AWID" PHYSICAL="M00_AXI_awid"/>
<PORTMAP LOGICAL="AWADDR" PHYSICAL="M00_AXI_awaddr"/>
<PORTMAP LOGICAL="AWLEN" PHYSICAL="M00_AXI_awlen"/>
<PORTMAP LOGICAL="AWSIZE" PHYSICAL="M00_AXI_awsize"/>
<PORTMAP LOGICAL="AWBURST" PHYSICAL="M00_AXI_awburst"/>
<PORTMAP LOGICAL="AWLOCK" PHYSICAL="M00_AXI_awlock"/>
<PORTMAP LOGICAL="AWCACHE" PHYSICAL="M00_AXI_awcache"/>
<PORTMAP LOGICAL="AWPROT" PHYSICAL="M00_AXI_awprot"/>
<PORTMAP LOGICAL="AWREGION" PHYSICAL="M00_AXI_awregion"/>
<PORTMAP LOGICAL="AWQOS" PHYSICAL="M00_AXI_awqos"/>
<PORTMAP LOGICAL="AWVALID" PHYSICAL="M00_AXI_awvalid"/>
<PORTMAP LOGICAL="AWREADY" PHYSICAL="M00_AXI_awready"/>
<PORTMAP LOGICAL="WDATA" PHYSICAL="M00_AXI_wdata"/>
<PORTMAP LOGICAL="WSTRB" PHYSICAL="M00_AXI_wstrb"/>
<PORTMAP LOGICAL="WLAST" PHYSICAL="M00_AXI_wlast"/>
<PORTMAP LOGICAL="WVALID" PHYSICAL="M00_AXI_wvalid"/>
<PORTMAP LOGICAL="WREADY" PHYSICAL="M00_AXI_wready"/>
<PORTMAP LOGICAL="BID" PHYSICAL="M00_AXI_bid"/>
<PORTMAP LOGICAL="BRESP" PHYSICAL="M00_AXI_bresp"/>
<PORTMAP LOGICAL="BVALID" PHYSICAL="M00_AXI_bvalid"/>
<PORTMAP LOGICAL="BREADY" PHYSICAL="M00_AXI_bready"/>
<PORTMAP LOGICAL="ARID" PHYSICAL="M00_AXI_arid"/>
<PORTMAP LOGICAL="ARADDR" PHYSICAL="M00_AXI_araddr"/>
<PORTMAP LOGICAL="ARLEN" PHYSICAL="M00_AXI_arlen"/>
<PORTMAP LOGICAL="ARSIZE" PHYSICAL="M00_AXI_arsize"/>
<PORTMAP LOGICAL="ARBURST" PHYSICAL="M00_AXI_arburst"/>
<PORTMAP LOGICAL="ARLOCK" PHYSICAL="M00_AXI_arlock"/>
<PORTMAP LOGICAL="ARCACHE" PHYSICAL="M00_AXI_arcache"/>
<PORTMAP LOGICAL="ARPROT" PHYSICAL="M00_AXI_arprot"/>
<PORTMAP LOGICAL="ARREGION" PHYSICAL="M00_AXI_arregion"/>
<PORTMAP LOGICAL="ARQOS" PHYSICAL="M00_AXI_arqos"/>
<PORTMAP LOGICAL="ARVALID" PHYSICAL="M00_AXI_arvalid"/>
<PORTMAP LOGICAL="ARREADY" PHYSICAL="M00_AXI_arready"/>
<PORTMAP LOGICAL="RID" PHYSICAL="M00_AXI_rid"/>
<PORTMAP LOGICAL="RDATA" PHYSICAL="M00_AXI_rdata"/>
<PORTMAP LOGICAL="RRESP" PHYSICAL="M00_AXI_rresp"/>
<PORTMAP LOGICAL="RLAST" PHYSICAL="M00_AXI_rlast"/>
<PORTMAP LOGICAL="RVALID" PHYSICAL="M00_AXI_rvalid"/>
<PORTMAP LOGICAL="RREADY" PHYSICAL="M00_AXI_rready"/>
<PORTMAP LOGICAL="WID" PHYSICAL="M00_AXI_wid"/>
</PORTMAPS>
</BUSINTERFACE>
4149
4150
4151
4152
4153
4154
4155
4156
4157
4158
4159
4160
4161
4162
4163
4164
4165
4166
4167
4168
4169
4170
4171
4172
4173
4174
4175
4176
4177
4178
4179
4180
4181
4182
4183
4184
4185
4186
4187
4188
4189
4190
4191
4192
4193
<BUSINTERFACE BUSNAME="axi_interconnect_0_M01_AXI" DATAWIDTH="64" NAME="M01_AXI" TYPE="MASTER" VLNV="xilinx.com:interface:aximm:1.0">
<PORTMAPS>
<PORTMAP LOGICAL="AWID" PHYSICAL="M01_AXI_awid"/>
<PORTMAP LOGICAL="AWADDR" PHYSICAL="M01_AXI_awaddr"/>
<PORTMAP LOGICAL="AWLEN" PHYSICAL="M01_AXI_awlen"/>
<PORTMAP LOGICAL="AWSIZE" PHYSICAL="M01_AXI_awsize"/>
<PORTMAP LOGICAL="AWBURST" PHYSICAL="M01_AXI_awburst"/>
<PORTMAP LOGICAL="AWLOCK" PHYSICAL="M01_AXI_awlock"/>
<PORTMAP LOGICAL="AWCACHE" PHYSICAL="M01_AXI_awcache"/>
<PORTMAP LOGICAL="AWPROT" PHYSICAL="M01_AXI_awprot"/>
<PORTMAP LOGICAL="AWREGION" PHYSICAL="M01_AXI_awregion"/>
<PORTMAP LOGICAL="AWQOS" PHYSICAL="M01_AXI_awqos"/>
<PORTMAP LOGICAL="AWVALID" PHYSICAL="M01_AXI_awvalid"/>
<PORTMAP LOGICAL="AWREADY" PHYSICAL="M01_AXI_awready"/>
<PORTMAP LOGICAL="WDATA" PHYSICAL="M01_AXI_wdata"/>
<PORTMAP LOGICAL="WSTRB" PHYSICAL="M01_AXI_wstrb"/>
<PORTMAP LOGICAL="WLAST" PHYSICAL="M01_AXI_wlast"/>
<PORTMAP LOGICAL="WVALID" PHYSICAL="M01_AXI_wvalid"/>
<PORTMAP LOGICAL="WREADY" PHYSICAL="M01_AXI_wready"/>
<PORTMAP LOGICAL="BID" PHYSICAL="M01_AXI_bid"/>
<PORTMAP LOGICAL="BRESP" PHYSICAL="M01_AXI_bresp"/>
<PORTMAP LOGICAL="BVALID" PHYSICAL="M01_AXI_bvalid"/>
<PORTMAP LOGICAL="BREADY" PHYSICAL="M01_AXI_bready"/>
<PORTMAP LOGICAL="ARID" PHYSICAL="M01_AXI_arid"/>
<PORTMAP LOGICAL="ARADDR" PHYSICAL="M01_AXI_araddr"/>
<PORTMAP LOGICAL="ARLEN" PHYSICAL="M01_AXI_arlen"/>
<PORTMAP LOGICAL="ARSIZE" PHYSICAL="M01_AXI_arsize"/>
<PORTMAP LOGICAL="ARBURST" PHYSICAL="M01_AXI_arburst"/>
<PORTMAP LOGICAL="ARLOCK" PHYSICAL="M01_AXI_arlock"/>
<PORTMAP LOGICAL="ARCACHE" PHYSICAL="M01_AXI_arcache"/>
<PORTMAP LOGICAL="ARPROT" PHYSICAL="M01_AXI_arprot"/>
<PORTMAP LOGICAL="ARREGION" PHYSICAL="M01_AXI_arregion"/>
<PORTMAP LOGICAL="ARQOS" PHYSICAL="M01_AXI_arqos"/>
<PORTMAP LOGICAL="ARVALID" PHYSICAL="M01_AXI_arvalid"/>
<PORTMAP LOGICAL="ARREADY" PHYSICAL="M01_AXI_arready"/>
<PORTMAP LOGICAL="RID" PHYSICAL="M01_AXI_rid"/>
<PORTMAP LOGICAL="RDATA" PHYSICAL="M01_AXI_rdata"/>
<PORTMAP LOGICAL="RRESP" PHYSICAL="M01_AXI_rresp"/>
<PORTMAP LOGICAL="RLAST" PHYSICAL="M01_AXI_rlast"/>
<PORTMAP LOGICAL="RVALID" PHYSICAL="M01_AXI_rvalid"/>
<PORTMAP LOGICAL="RREADY" PHYSICAL="M01_AXI_rready"/>
<PORTMAP LOGICAL="WID" PHYSICAL="M01_AXI_wid"/>
</PORTMAPS>
</BUSINTERFACE>
<BUSINTERFACE BUSNAME="axi_dma_0_M_AXI_MM2S" DATAWIDTH="32" NAME="S01_AXI" TYPE="SLAVE" VLNV="xilinx.com:interface:aximm:1.0">
4194
4195
4196
4197
4198
4199
4200
4201
4202
4203
4204
4205
4206
4207
4208
4209
4210
4211
4212
4213
4214
4215
4216
4217
4218
4219
4220
4221
4222
4223
4224
4225
4226
4227
4228
4229
4230
4231
4232
4233
<PORTMAPS>
<PORTMAP LOGICAL="AWID" PHYSICAL="S01_AXI_awid"/>
<PORTMAP LOGICAL="AWADDR" PHYSICAL="S01_AXI_awaddr"/>
<PORTMAP LOGICAL="AWLEN" PHYSICAL="S01_AXI_awlen"/>
<PORTMAP LOGICAL="AWSIZE" PHYSICAL="S01_AXI_awsize"/>
<PORTMAP LOGICAL="AWBURST" PHYSICAL="S01_AXI_awburst"/>
<PORTMAP LOGICAL="AWLOCK" PHYSICAL="S01_AXI_awlock"/>
<PORTMAP LOGICAL="AWCACHE" PHYSICAL="S01_AXI_awcache"/>
<PORTMAP LOGICAL="AWPROT" PHYSICAL="S01_AXI_awprot"/>
<PORTMAP LOGICAL="AWQOS" PHYSICAL="S01_AXI_awqos"/>
<PORTMAP LOGICAL="AWVALID" PHYSICAL="S01_AXI_awvalid"/>
<PORTMAP LOGICAL="AWREADY" PHYSICAL="S01_AXI_awready"/>
<PORTMAP LOGICAL="WDATA" PHYSICAL="S01_AXI_wdata"/>
<PORTMAP LOGICAL="WSTRB" PHYSICAL="S01_AXI_wstrb"/>
<PORTMAP LOGICAL="WLAST" PHYSICAL="S01_AXI_wlast"/>
<PORTMAP LOGICAL="WVALID" PHYSICAL="S01_AXI_wvalid"/>
<PORTMAP LOGICAL="WREADY" PHYSICAL="S01_AXI_wready"/>
<PORTMAP LOGICAL="BID" PHYSICAL="S01_AXI_bid"/>
<PORTMAP LOGICAL="BRESP" PHYSICAL="S01_AXI_bresp"/>
<PORTMAP LOGICAL="BVALID" PHYSICAL="S01_AXI_bvalid"/>
<PORTMAP LOGICAL="BREADY" PHYSICAL="S01_AXI_bready"/>
<PORTMAP LOGICAL="ARID" PHYSICAL="S01_AXI_arid"/>
<PORTMAP LOGICAL="ARADDR" PHYSICAL="S01_AXI_araddr"/>
<PORTMAP LOGICAL="ARLEN" PHYSICAL="S01_AXI_arlen"/>
<PORTMAP LOGICAL="ARSIZE" PHYSICAL="S01_AXI_arsize"/>
<PORTMAP LOGICAL="ARBURST" PHYSICAL="S01_AXI_arburst"/>
<PORTMAP LOGICAL="ARLOCK" PHYSICAL="S01_AXI_arlock"/>
<PORTMAP LOGICAL="ARCACHE" PHYSICAL="S01_AXI_arcache"/>
<PORTMAP LOGICAL="ARPROT" PHYSICAL="S01_AXI_arprot"/>
<PORTMAP LOGICAL="ARQOS" PHYSICAL="S01_AXI_arqos"/>
<PORTMAP LOGICAL="ARVALID" PHYSICAL="S01_AXI_arvalid"/>
<PORTMAP LOGICAL="ARREADY" PHYSICAL="S01_AXI_arready"/>
<PORTMAP LOGICAL="RID" PHYSICAL="S01_AXI_rid"/>
<PORTMAP LOGICAL="RDATA" PHYSICAL="S01_AXI_rdata"/>
<PORTMAP LOGICAL="RRESP" PHYSICAL="S01_AXI_rresp"/>
<PORTMAP LOGICAL="RLAST" PHYSICAL="S01_AXI_rlast"/>
<PORTMAP LOGICAL="RVALID" PHYSICAL="S01_AXI_rvalid"/>
<PORTMAP LOGICAL="RREADY" PHYSICAL="S01_AXI_rready"/>
</PORTMAPS>
</BUSINTERFACE>
4234
4235
4236
4237
4238
4239
4240
4241
4242
4243
4244
4245
4246
4247
4248
4249
4250
4251
4252
4253
4254
4255
4256
4257
4258
4259
4260
4261
4262
4263
4264
4265
4266
4267
4268
4269
4270
4271
4272
4273
4274
4275
4276
4277
4278
4279
4280
4281
4282
4283
4284
4285
4286
4287
4288
4289
4290
4291
4292
4293
4294
4295
4296
4297
4298
4299
4300
4301
4302
4303
4304
4305
4306
4307
4308
4309
4310
4311
4312
4313
4314
4315
<BUSINTERFACE BUSNAME="axi_dma_0_M_AXI_S2MM" DATAWIDTH="32" NAME="S02_AXI" TYPE="SLAVE" VLNV="xilinx.com:interface:aximm:1.0">
<PORTMAPS>
<PORTMAP LOGICAL="AWID" PHYSICAL="S02_AXI_awid"/>
<PORTMAP LOGICAL="AWADDR" PHYSICAL="S02_AXI_awaddr"/>
<PORTMAP LOGICAL="AWLEN" PHYSICAL="S02_AXI_awlen"/>
<PORTMAP LOGICAL="AWSIZE" PHYSICAL="S02_AXI_awsize"/>
<PORTMAP LOGICAL="AWBURST" PHYSICAL="S02_AXI_awburst"/>
<PORTMAP LOGICAL="AWLOCK" PHYSICAL="S02_AXI_awlock"/>
<PORTMAP LOGICAL="AWCACHE" PHYSICAL="S02_AXI_awcache"/>
<PORTMAP LOGICAL="AWPROT" PHYSICAL="S02_AXI_awprot"/>
<PORTMAP LOGICAL="AWQOS" PHYSICAL="S02_AXI_awqos"/>
<PORTMAP LOGICAL="AWVALID" PHYSICAL="S02_AXI_awvalid"/>
<PORTMAP LOGICAL="AWREADY" PHYSICAL="S02_AXI_awready"/>
<PORTMAP LOGICAL="WDATA" PHYSICAL="S02_AXI_wdata"/>
<PORTMAP LOGICAL="WSTRB" PHYSICAL="S02_AXI_wstrb"/>
<PORTMAP LOGICAL="WLAST" PHYSICAL="S02_AXI_wlast"/>
<PORTMAP LOGICAL="WVALID" PHYSICAL="S02_AXI_wvalid"/>
<PORTMAP LOGICAL="WREADY" PHYSICAL="S02_AXI_wready"/>
<PORTMAP LOGICAL="BID" PHYSICAL="S02_AXI_bid"/>
<PORTMAP LOGICAL="BRESP" PHYSICAL="S02_AXI_bresp"/>
<PORTMAP LOGICAL="BVALID" PHYSICAL="S02_AXI_bvalid"/>
<PORTMAP LOGICAL="BREADY" PHYSICAL="S02_AXI_bready"/>
<PORTMAP LOGICAL="ARID" PHYSICAL="S02_AXI_arid"/>
<PORTMAP LOGICAL="ARADDR" PHYSICAL="S02_AXI_araddr"/>
<PORTMAP LOGICAL="ARLEN" PHYSICAL="S02_AXI_arlen"/>
<PORTMAP LOGICAL="ARSIZE" PHYSICAL="S02_AXI_arsize"/>
<PORTMAP LOGICAL="ARBURST" PHYSICAL="S02_AXI_arburst"/>
<PORTMAP LOGICAL="ARLOCK" PHYSICAL="S02_AXI_arlock"/>
<PORTMAP LOGICAL="ARCACHE" PHYSICAL="S02_AXI_arcache"/>
<PORTMAP LOGICAL="ARPROT" PHYSICAL="S02_AXI_arprot"/>
<PORTMAP LOGICAL="ARQOS" PHYSICAL="S02_AXI_arqos"/>
<PORTMAP LOGICAL="ARVALID" PHYSICAL="S02_AXI_arvalid"/>
<PORTMAP LOGICAL="ARREADY" PHYSICAL="S02_AXI_arready"/>
<PORTMAP LOGICAL="RID" PHYSICAL="S02_AXI_rid"/>
<PORTMAP LOGICAL="RDATA" PHYSICAL="S02_AXI_rdata"/>
<PORTMAP LOGICAL="RRESP" PHYSICAL="S02_AXI_rresp"/>
<PORTMAP LOGICAL="RLAST" PHYSICAL="S02_AXI_rlast"/>
<PORTMAP LOGICAL="RVALID" PHYSICAL="S02_AXI_rvalid"/>
<PORTMAP LOGICAL="RREADY" PHYSICAL="S02_AXI_rready"/>
</PORTMAPS>
</BUSINTERFACE>
<BUSINTERFACE BUSNAME="axi_dma_1_M_AXI_MM2S" DATAWIDTH="32" NAME="S03_AXI" TYPE="SLAVE" VLNV="xilinx.com:interface:aximm:1.0">
<PORTMAPS>
<PORTMAP LOGICAL="AWID" PHYSICAL="S03_AXI_awid"/>
<PORTMAP LOGICAL="AWADDR" PHYSICAL="S03_AXI_awaddr"/>
<PORTMAP LOGICAL="AWLEN" PHYSICAL="S03_AXI_awlen"/>
<PORTMAP LOGICAL="AWSIZE" PHYSICAL="S03_AXI_awsize"/>
<PORTMAP LOGICAL="AWBURST" PHYSICAL="S03_AXI_awburst"/>
<PORTMAP LOGICAL="AWLOCK" PHYSICAL="S03_AXI_awlock"/>
<PORTMAP LOGICAL="AWCACHE" PHYSICAL="S03_AXI_awcache"/>
<PORTMAP LOGICAL="AWPROT" PHYSICAL="S03_AXI_awprot"/>
<PORTMAP LOGICAL="AWQOS" PHYSICAL="S03_AXI_awqos"/>
<PORTMAP LOGICAL="AWVALID" PHYSICAL="S03_AXI_awvalid"/>
<PORTMAP LOGICAL="AWREADY" PHYSICAL="S03_AXI_awready"/>
<PORTMAP LOGICAL="WDATA" PHYSICAL="S03_AXI_wdata"/>
<PORTMAP LOGICAL="WSTRB" PHYSICAL="S03_AXI_wstrb"/>
<PORTMAP LOGICAL="WLAST" PHYSICAL="S03_AXI_wlast"/>
<PORTMAP LOGICAL="WVALID" PHYSICAL="S03_AXI_wvalid"/>
<PORTMAP LOGICAL="WREADY" PHYSICAL="S03_AXI_wready"/>
<PORTMAP LOGICAL="BID" PHYSICAL="S03_AXI_bid"/>
<PORTMAP LOGICAL="BRESP" PHYSICAL="S03_AXI_bresp"/>
<PORTMAP LOGICAL="BVALID" PHYSICAL="S03_AXI_bvalid"/>
<PORTMAP LOGICAL="BREADY" PHYSICAL="S03_AXI_bready"/>
<PORTMAP LOGICAL="ARID" PHYSICAL="S03_AXI_arid"/>
<PORTMAP LOGICAL="ARADDR" PHYSICAL="S03_AXI_araddr"/>
<PORTMAP LOGICAL="ARLEN" PHYSICAL="S03_AXI_arlen"/>
<PORTMAP LOGICAL="ARSIZE" PHYSICAL="S03_AXI_arsize"/>
<PORTMAP LOGICAL="ARBURST" PHYSICAL="S03_AXI_arburst"/>
<PORTMAP LOGICAL="ARLOCK" PHYSICAL="S03_AXI_arlock"/>
<PORTMAP LOGICAL="ARCACHE" PHYSICAL="S03_AXI_arcache"/>
<PORTMAP LOGICAL="ARPROT" PHYSICAL="S03_AXI_arprot"/>
<PORTMAP LOGICAL="ARQOS" PHYSICAL="S03_AXI_arqos"/>
<PORTMAP LOGICAL="ARVALID" PHYSICAL="S03_AXI_arvalid"/>
<PORTMAP LOGICAL="ARREADY" PHYSICAL="S03_AXI_arready"/>
<PORTMAP LOGICAL="RID" PHYSICAL="S03_AXI_rid"/>
<PORTMAP LOGICAL="RDATA" PHYSICAL="S03_AXI_rdata"/>
<PORTMAP LOGICAL="RRESP" PHYSICAL="S03_AXI_rresp"/>
<PORTMAP LOGICAL="RLAST" PHYSICAL="S03_AXI_rlast"/>
<PORTMAP LOGICAL="RVALID" PHYSICAL="S03_AXI_rvalid"/>
<PORTMAP LOGICAL="RREADY" PHYSICAL="S03_AXI_rready"/>
</PORTMAPS>
</BUSINTERFACE>
<MODULE COREREVISION="2107012325" FULLNAME="/pixel" HWVERSION="1.0" INSTANCE="pixel" IPTYPE="PERIPHERAL" IS_ENABLE="1" MODCLASS="PERIPHERAL" MODTYPE="pixel" VLNV="xilinx.com:hls:pixel:1.0">
4319
4320
4321
4322
4323
4324
4325
4326
4327
4328
4329
4330
4331
4332
4333
4334
4335
4336
4337
4338
4339
4340
4341
4342
4343
4344
4345
4346
4347
4348
4349
4350
4351
4352
4353
4354
4355
4356
4357
4358
4359
4360
4361
4362
4363
4364
4365
4366
4367
4368
4369
4370
4371
4372
4373
4374
4375
4376
4377
4378
4379
4380
4381
4382
4383
4384
4385
4386
4387
4388
4389
4390
4391
4392
4393
4394
4395
4396
4397
4398
4399
4400
4401
4402
4403
4404
4405
4406
4407
4408
4409
4410
4411
4412
4413
4414
4415
4416
4417
4418
4419
4420
4421
4422
4423
4424
4425
4426
4427
4428
4429
4430
4431
4432
4433
4434
4435
4436
4437
4438
<DOCUMENTS/>
<ADDRESSBLOCKS>
<ADDRESSBLOCK ACCESS="read-write" INTERFACE="s_axi_control" NAME="Reg" RANGE="65536" USAGE="register">
<REGISTERS>
<REGISTER NAME="in_decimal_i">
<PROPERTY NAME="DESCRIPTION" VALUE="Data signal of in_decimal_i"/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="16"/>
<PROPERTY NAME="SIZE" VALUE="32"/>
<PROPERTY NAME="ACCESS" VALUE="write-only"/>
<PROPERTY NAME="IS_ENABLED" VALUE="true"/>
<PROPERTY NAME="RESET_VALUE" VALUE="0"/>
<FIELDS>
<FIELD NAME="in_decimal_i">
<PROPERTY NAME="DESCRIPTION" VALUE="Bit 31 to 0 of in_decimal_i"/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="0"/>
<PROPERTY NAME="ACCESS" VALUE="write-only"/>
<PROPERTY NAME="MODIFIED_READ_VALUES" VALUE=""/>
<PROPERTY NAME="WRITE_CONSTRAINT" VALUE="0"/>
<PROPERTY NAME="READ_ACTION" VALUE=""/>
<PROPERTY NAME="BIT_OFFSET" VALUE="0"/>
<PROPERTY NAME="BIT_WIDTH" VALUE="32"/>
</FIELD>
</FIELDS>
</REGISTER>
<REGISTER NAME="in_decimal_o">
<PROPERTY NAME="DESCRIPTION" VALUE="Data signal of in_decimal_o"/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="24"/>
<PROPERTY NAME="SIZE" VALUE="32"/>
<PROPERTY NAME="ACCESS" VALUE="read-only"/>
<PROPERTY NAME="IS_ENABLED" VALUE="true"/>
<PROPERTY NAME="RESET_VALUE" VALUE="0"/>
<FIELDS>
<FIELD NAME="in_decimal_o">
<PROPERTY NAME="DESCRIPTION" VALUE="Bit 31 to 0 of in_decimal_o"/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="0"/>
<PROPERTY NAME="ACCESS" VALUE="read-only"/>
<PROPERTY NAME="MODIFIED_READ_VALUES" VALUE=""/>
<PROPERTY NAME="WRITE_CONSTRAINT" VALUE="0"/>
<PROPERTY NAME="READ_ACTION" VALUE="modify"/>
<PROPERTY NAME="BIT_OFFSET" VALUE="0"/>
<PROPERTY NAME="BIT_WIDTH" VALUE="32"/>
</FIELD>
</FIELDS>
</REGISTER>
<REGISTER NAME="in_decimal_o_ctrl">
<PROPERTY NAME="DESCRIPTION" VALUE="Control signal of in_decimal_o"/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="28"/>
<PROPERTY NAME="SIZE" VALUE="32"/>
<PROPERTY NAME="ACCESS" VALUE="read-only"/>
<PROPERTY NAME="IS_ENABLED" VALUE="true"/>
<PROPERTY NAME="RESET_VALUE" VALUE="0"/>
<FIELDS>
<FIELD NAME="in_decimal_o_ap_vld">
<PROPERTY NAME="DESCRIPTION" VALUE="Control signal in_decimal_o_ap_vld"/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="0"/>
<PROPERTY NAME="ACCESS" VALUE="read-only"/>
<PROPERTY NAME="MODIFIED_READ_VALUES" VALUE=""/>
<PROPERTY NAME="WRITE_CONSTRAINT" VALUE="0"/>
<PROPERTY NAME="READ_ACTION" VALUE="modify"/>
<PROPERTY NAME="BIT_OFFSET" VALUE="0"/>
<PROPERTY NAME="BIT_WIDTH" VALUE="1"/>
</FIELD>
<FIELD NAME="RESERVED">
<PROPERTY NAME="DESCRIPTION" VALUE="Reserved. 0s on read."/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="1"/>
<PROPERTY NAME="ACCESS" VALUE="read-only"/>
<PROPERTY NAME="MODIFIED_READ_VALUES" VALUE=""/>
<PROPERTY NAME="WRITE_CONSTRAINT" VALUE="0"/>
<PROPERTY NAME="READ_ACTION" VALUE="modify"/>
<PROPERTY NAME="BIT_OFFSET" VALUE="1"/>
<PROPERTY NAME="BIT_WIDTH" VALUE="31"/>
</FIELD>
</FIELDS>
</REGISTER>
<REGISTER NAME="selector">
<PROPERTY NAME="DESCRIPTION" VALUE="Data signal of selector"/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="32"/>
<PROPERTY NAME="SIZE" VALUE="32"/>
<PROPERTY NAME="ACCESS" VALUE="write-only"/>
<PROPERTY NAME="IS_ENABLED" VALUE="true"/>
<PROPERTY NAME="RESET_VALUE" VALUE="0"/>
<FIELDS>
<FIELD NAME="selector">
<PROPERTY NAME="DESCRIPTION" VALUE="Bit 31 to 0 of selector"/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="0"/>
<PROPERTY NAME="ACCESS" VALUE="write-only"/>
<PROPERTY NAME="MODIFIED_READ_VALUES" VALUE=""/>
<PROPERTY NAME="WRITE_CONSTRAINT" VALUE="0"/>
<PROPERTY NAME="READ_ACTION" VALUE=""/>
<PROPERTY NAME="BIT_OFFSET" VALUE="0"/>
<PROPERTY NAME="BIT_WIDTH" VALUE="32"/>
</FIELD>
</FIELDS>
</REGISTER>
<REGISTER NAME="stream_count">
<PROPERTY NAME="DESCRIPTION" VALUE="Data signal of stream_count"/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="40"/>
<PROPERTY NAME="SIZE" VALUE="32"/>
<PROPERTY NAME="ACCESS" VALUE="write-only"/>
<PROPERTY NAME="IS_ENABLED" VALUE="true"/>
<PROPERTY NAME="RESET_VALUE" VALUE="0"/>
<FIELDS>
<FIELD NAME="stream_count">
<PROPERTY NAME="DESCRIPTION" VALUE="Bit 31 to 0 of stream_count"/>
<PROPERTY NAME="ADDRESS_OFFSET" VALUE="0"/>
<PROPERTY NAME="ACCESS" VALUE="write-only"/>
<PROPERTY NAME="MODIFIED_READ_VALUES" VALUE=""/>
<PROPERTY NAME="WRITE_CONSTRAINT" VALUE="0"/>
<PROPERTY NAME="READ_ACTION" VALUE=""/>
<PROPERTY NAME="BIT_OFFSET" VALUE="0"/>
<PROPERTY NAME="BIT_WIDTH" VALUE="32"/>
</FIELD>
</FIELDS>
</REGISTER>
</REGISTERS>
</ADDRESSBLOCK>
</ADDRESSBLOCKS>
<PARAMETERS>
<PARAMETER NAME="C_S_AXI_CONTROL_ADDR_WIDTH" VALUE="6"/>
<PARAMETER NAME="C_S_AXI_CONTROL_DATA_WIDTH" VALUE="32"/>
<PARAMETER NAME="clk_period" VALUE="10"/>
<PARAMETER NAME="machine" VALUE="64"/>
<PARAMETER NAME="combinational" VALUE="0"/>
<PARAMETER NAME="latency" VALUE="undef"/>
<PARAMETER NAME="II" VALUE="x"/>
<PARAMETER NAME="EDK_IPTYPE" VALUE="PERIPHERAL"/>
<PARAMETER NAME="C_S_AXI_CONTROL_BASEADDR" VALUE="0x40000000"/>
<PARAMETER NAME="C_S_AXI_CONTROL_HIGHADDR" VALUE="0x4000FFFF"/>
</PARAMETERS>
<PORTS>
<PORT DIR="I" LEFT="5" NAME="s_axi_control_AWADDR" RIGHT="0" SIGIS="undef" SIGNAME="pixel_s_axi_control_AWADDR">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="I" NAME="s_axi_control_AWVALID" SIGIS="undef" SIGNAME="pixel_s_axi_control_AWVALID">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="O" NAME="s_axi_control_AWREADY" SIGIS="undef" SIGNAME="pixel_s_axi_control_AWREADY">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="I" LEFT="31" NAME="s_axi_control_WDATA" RIGHT="0" SIGIS="undef" SIGNAME="pixel_s_axi_control_WDATA">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="I" LEFT="3" NAME="s_axi_control_WSTRB" RIGHT="0" SIGIS="undef" SIGNAME="pixel_s_axi_control_WSTRB">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="I" NAME="s_axi_control_WVALID" SIGIS="undef" SIGNAME="pixel_s_axi_control_WVALID">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="O" NAME="s_axi_control_WREADY" SIGIS="undef" SIGNAME="pixel_s_axi_control_WREADY">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="O" LEFT="1" NAME="s_axi_control_BRESP" RIGHT="0" SIGIS="undef" SIGNAME="pixel_s_axi_control_BRESP">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="O" NAME="s_axi_control_BVALID" SIGIS="undef" SIGNAME="pixel_s_axi_control_BVALID">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="I" NAME="s_axi_control_BREADY" SIGIS="undef" SIGNAME="pixel_s_axi_control_BREADY">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="I" LEFT="5" NAME="s_axi_control_ARADDR" RIGHT="0" SIGIS="undef" SIGNAME="pixel_s_axi_control_ARADDR">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="I" NAME="s_axi_control_ARVALID" SIGIS="undef" SIGNAME="pixel_s_axi_control_ARVALID">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="O" NAME="s_axi_control_ARREADY" SIGIS="undef" SIGNAME="pixel_s_axi_control_ARREADY">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="O" LEFT="31" NAME="s_axi_control_RDATA" RIGHT="0" SIGIS="undef" SIGNAME="pixel_s_axi_control_RDATA">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="O" LEFT="1" NAME="s_axi_control_RRESP" RIGHT="0" SIGIS="undef" SIGNAME="pixel_s_axi_control_RRESP">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="O" NAME="s_axi_control_RVALID" SIGIS="undef" SIGNAME="pixel_s_axi_control_RVALID">
<CONNECTIONS>
</CONNECTIONS>
</PORT>
<PORT DIR="I" NAME="s_axi_control_RREADY" SIGIS="undef" SIGNAME="pixel_s_axi_control_RREADY">
<CONNECTIONS>
<PORT CLKFREQUENCY="150000000" DIR="I" NAME="ap_clk" SIGIS="clk" SIGNAME="ps_FCLK_CLK0">
<CONNECTIONS>
<CONNECTION INSTANCE="ps" PORT="FCLK_CLK0"/>
</CONNECTIONS>
</PORT>
<PORT DIR="I" NAME="ap_rst_n" POLARITY="ACTIVE_LOW" SIGIS="rst" SIGNAME="rst_ps_150M_peripheral_aresetn">
<PORT DIR="I" NAME="din_TVALID" SIGIS="undef" SIGNAME="axi_dma_0_m_axis_mm2s_tvalid">
<PORT DIR="O" NAME="din_TREADY" SIGIS="undef" SIGNAME="axi_dma_0_m_axis_mm2s_tready">
<PORT DIR="I" LEFT="31" NAME="din_TDATA" RIGHT="0" SIGIS="undef" SIGNAME="axi_dma_0_m_axis_mm2s_tdata">
<PORT DIR="I" LEFT="0" NAME="din_TLAST" RIGHT="0" SIGIS="undef" SIGNAME="axi_dma_0_m_axis_mm2s_tlast">
<PORT DIR="I" LEFT="3" NAME="din_TKEEP" RIGHT="0" SIGIS="undef" SIGNAME="axi_dma_0_m_axis_mm2s_tkeep">
</CONNECTIONS>
</PORT>
<PORT DIR="I" LEFT="3" NAME="din_TSTRB" RIGHT="0" SIGIS="undef"/>
<PORT DIR="O" NAME="dout_TVALID" SIGIS="undef" SIGNAME="axi_dma_1_s_axis_s2mm_tvalid">
<CONNECTION INSTANCE="axi_dma_1" PORT="s_axis_s2mm_tvalid"/>
<PORT DIR="I" NAME="dout_TREADY" SIGIS="undef" SIGNAME="axi_dma_1_s_axis_s2mm_tready">
<CONNECTION INSTANCE="axi_dma_1" PORT="s_axis_s2mm_tready"/>
<PORT DIR="O" LEFT="31" NAME="dout_TDATA" RIGHT="0" SIGIS="undef" SIGNAME="axi_dma_1_s_axis_s2mm_tdata">
<CONNECTION INSTANCE="axi_dma_1" PORT="s_axis_s2mm_tdata"/>
<PORT DIR="O" LEFT="0" NAME="dout_TLAST" RIGHT="0" SIGIS="undef" SIGNAME="axi_dma_1_s_axis_s2mm_tlast">
<CONNECTION INSTANCE="axi_dma_1" PORT="s_axis_s2mm_tlast"/>
<PORT DIR="O" LEFT="3" NAME="dout_TKEEP" RIGHT="0" SIGIS="undef" SIGNAME="axi_dma_1_s_axis_s2mm_tkeep">
<CONNECTION INSTANCE="axi_dma_1" PORT="s_axis_s2mm_tkeep"/>
</CONNECTIONS>
</PORT>
<PORT DIR="O" LEFT="3" NAME="dout_TSTRB" RIGHT="0" SIGIS="undef"/>
</PORTS>
<BUSINTERFACES>
<BUSINTERFACE BUSNAME="ps_axi_periph_M02_AXI" DATAWIDTH="32" NAME="s_axi_control" TYPE="SLAVE" VLNV="xilinx.com:interface:aximm:1.0">
<PARAMETER NAME="ADDR_WIDTH" VALUE="6"/>
<PARAMETER NAME="DATA_WIDTH" VALUE="32"/>
<PARAMETER NAME="PROTOCOL" VALUE="AXI4LITE"/>
<PARAMETER NAME="READ_WRITE_MODE" VALUE="READ_WRITE"/>
<PARAMETER NAME="ID_WIDTH" VALUE="0"/>
<PARAMETER NAME="AWUSER_WIDTH" VALUE="0"/>
<PARAMETER NAME="ARUSER_WIDTH" VALUE="0"/>
<PARAMETER NAME="WUSER_WIDTH" VALUE="0"/>
<PARAMETER NAME="RUSER_WIDTH" VALUE="0"/>
<PARAMETER NAME="BUSER_WIDTH" VALUE="0"/>
<PARAMETER NAME="HAS_BURST" VALUE="0"/>
<PARAMETER NAME="HAS_LOCK" VALUE="0"/>
<PARAMETER NAME="HAS_PROT" VALUE="0"/>
<PARAMETER NAME="HAS_CACHE" VALUE="0"/>
<PARAMETER NAME="HAS_QOS" VALUE="0"/>
<PARAMETER NAME="HAS_REGION" VALUE="0"/>
<PARAMETER NAME="HAS_WSTRB" VALUE="1"/>
<PARAMETER NAME="HAS_BRESP" VALUE="1"/>
<PARAMETER NAME="HAS_RRESP" VALUE="1"/>
<PARAMETER NAME="SUPPORTS_NARROW_BURST" VALUE="0"/>
<PARAMETER NAME="NUM_READ_OUTSTANDING" VALUE="2"/>
<PARAMETER NAME="NUM_WRITE_OUTSTANDING" VALUE="2"/>
<PARAMETER NAME="MAX_BURST_LENGTH" VALUE="1"/>
<PARAMETER NAME="PHASE" VALUE="0.000"/>
4626
4627
4628
4629
4630
4631
4632
4633
4634
4635
4636
4637
4638
4639
4640
4641
4642
4643
4644
4645
4646
4647
4648
4649
4650
<PARAMETER NAME="NUM_READ_THREADS" VALUE="1"/>
<PARAMETER NAME="NUM_WRITE_THREADS" VALUE="1"/>
<PARAMETER NAME="RUSER_BITS_PER_BYTE" VALUE="0"/>
<PARAMETER NAME="WUSER_BITS_PER_BYTE" VALUE="0"/>
<PARAMETER NAME="INSERT_VIP" VALUE="0"/>
<PORTMAPS>
<PORTMAP LOGICAL="AWADDR" PHYSICAL="s_axi_control_AWADDR"/>
<PORTMAP LOGICAL="AWVALID" PHYSICAL="s_axi_control_AWVALID"/>
<PORTMAP LOGICAL="AWREADY" PHYSICAL="s_axi_control_AWREADY"/>
<PORTMAP LOGICAL="WDATA" PHYSICAL="s_axi_control_WDATA"/>
<PORTMAP LOGICAL="WSTRB" PHYSICAL="s_axi_control_WSTRB"/>
<PORTMAP LOGICAL="WVALID" PHYSICAL="s_axi_control_WVALID"/>
<PORTMAP LOGICAL="WREADY" PHYSICAL="s_axi_control_WREADY"/>
<PORTMAP LOGICAL="BRESP" PHYSICAL="s_axi_control_BRESP"/>
<PORTMAP LOGICAL="BVALID" PHYSICAL="s_axi_control_BVALID"/>
<PORTMAP LOGICAL="BREADY" PHYSICAL="s_axi_control_BREADY"/>
<PORTMAP LOGICAL="ARADDR" PHYSICAL="s_axi_control_ARADDR"/>
<PORTMAP LOGICAL="ARVALID" PHYSICAL="s_axi_control_ARVALID"/>
<PORTMAP LOGICAL="ARREADY" PHYSICAL="s_axi_control_ARREADY"/>
<PORTMAP LOGICAL="RDATA" PHYSICAL="s_axi_control_RDATA"/>
<PORTMAP LOGICAL="RRESP" PHYSICAL="s_axi_control_RRESP"/>
<PORTMAP LOGICAL="RVALID" PHYSICAL="s_axi_control_RVALID"/>
<PORTMAP LOGICAL="RREADY" PHYSICAL="s_axi_control_RREADY"/>
</PORTMAPS>
</BUSINTERFACE>
<BUSINTERFACE BUSNAME="axi_dma_0_M_AXIS_MM2S" NAME="din" TYPE="TARGET" VLNV="xilinx.com:interface:axis:1.0">
<PARAMETER NAME="TDATA_NUM_BYTES" VALUE="4"/>
<PARAMETER NAME="TUSER_WIDTH" VALUE="0"/>
<PARAMETER NAME="LAYERED_METADATA" VALUE="undef"/>
<PARAMETER NAME="TDEST_WIDTH" VALUE="0"/>
<PARAMETER NAME="TID_WIDTH" VALUE="0"/>
<PARAMETER NAME="HAS_TREADY" VALUE="1"/>
<PARAMETER NAME="HAS_TSTRB" VALUE="1"/>
<PARAMETER NAME="HAS_TKEEP" VALUE="1"/>
<PARAMETER NAME="HAS_TLAST" VALUE="1"/>
<PARAMETER NAME="INSERT_VIP" VALUE="0"/>
<PORTMAPS>
<PORTMAP LOGICAL="TVALID" PHYSICAL="din_TVALID"/>
<PORTMAP LOGICAL="TREADY" PHYSICAL="din_TREADY"/>
<PORTMAP LOGICAL="TDATA" PHYSICAL="din_TDATA"/>
<PORTMAP LOGICAL="TLAST" PHYSICAL="din_TLAST"/>
<PORTMAP LOGICAL="TKEEP" PHYSICAL="din_TKEEP"/>
<PORTMAP LOGICAL="TSTRB" PHYSICAL="din_TSTRB"/>
</PORTMAPS>
</BUSINTERFACE>
<BUSINTERFACE BUSNAME="pixel_dout" NAME="dout" TYPE="INITIATOR" VLNV="xilinx.com:interface:axis:1.0">
<PARAMETER NAME="TDATA_NUM_BYTES" VALUE="4"/>
<PARAMETER NAME="TUSER_WIDTH" VALUE="0"/>
<PARAMETER NAME="LAYERED_METADATA"/>
<PARAMETER NAME="TDEST_WIDTH" VALUE="0"/>
<PARAMETER NAME="TID_WIDTH" VALUE="0"/>
<PARAMETER NAME="HAS_TREADY" VALUE="1"/>
<PARAMETER NAME="HAS_TSTRB" VALUE="1"/>
<PARAMETER NAME="HAS_TKEEP" VALUE="1"/>
<PARAMETER NAME="HAS_TLAST" VALUE="1"/>
4687
4688
4689
4690
4691
4692
4693
4694
4695
4696
4697
4698
4699
4700
4701
4702
4703
4704
4705
4706
4707
4708
4709
4710
4711
4712
4713
4714
4715
4716
4717
4718
4719
4720
4721
4722
4723
4724
4725
4726
4727
4728
4729
4730
4731
4732
4733
4734
4735
4736
4737
4738
4739
4740
4741
4742
4743
4744
4745
4746
4747
<PARAMETER NAME="INSERT_VIP" VALUE="0"/>
<PORTMAPS>
<PORTMAP LOGICAL="TVALID" PHYSICAL="dout_TVALID"/>
<PORTMAP LOGICAL="TREADY" PHYSICAL="dout_TREADY"/>
<PORTMAP LOGICAL="TDATA" PHYSICAL="dout_TDATA"/>
<PORTMAP LOGICAL="TLAST" PHYSICAL="dout_TLAST"/>
<PORTMAP LOGICAL="TKEEP" PHYSICAL="dout_TKEEP"/>
<PORTMAP LOGICAL="TSTRB" PHYSICAL="dout_TSTRB"/>
</PORTMAPS>
</BUSINTERFACE>
</BUSINTERFACES>
</MODULE>
<MODULE CONFIGURABLE="TRUE" COREREVISION="6" FULLNAME="/ps" HWVERSION="5.5" INSTANCE="ps" IPTYPE="PERIPHERAL" IS_ENABLE="1" IS_PL="FALSE" MODTYPE="processing_system7" VLNV="xilinx.com:ip:processing_system7:5.5">
<DOCUMENTS>
<DOCUMENT SOURCE="http://www.xilinx.com/cgi-bin/docs/ipdoc?c=processing_system7;v=v5_3;d=pg082-processing-system7.pdf"/>
</DOCUMENTS>
<PARAMETERS>
<PARAMETER NAME="C_EN_EMIO_PJTAG" VALUE="0"/>
<PARAMETER NAME="C_EN_EMIO_ENET0" VALUE="0"/>
<PARAMETER NAME="C_EN_EMIO_ENET1" VALUE="0"/>
<PARAMETER NAME="C_EN_EMIO_TRACE" VALUE="0"/>
<PARAMETER NAME="C_INCLUDE_TRACE_BUFFER" VALUE="0"/>
<PARAMETER NAME="C_TRACE_BUFFER_FIFO_SIZE" VALUE="128"/>
<PARAMETER NAME="USE_TRACE_DATA_EDGE_DETECTOR" VALUE="0"/>
<PARAMETER NAME="C_TRACE_PIPELINE_WIDTH" VALUE="8"/>
<PARAMETER NAME="C_TRACE_BUFFER_CLOCK_DELAY" VALUE="12"/>
<PARAMETER NAME="C_EMIO_GPIO_WIDTH" VALUE="64"/>
<PARAMETER NAME="C_INCLUDE_ACP_TRANS_CHECK" VALUE="0"/>
<PARAMETER NAME="C_USE_DEFAULT_ACP_USER_VAL" VALUE="0"/>
<PARAMETER NAME="C_S_AXI_ACP_ARUSER_VAL" VALUE="31"/>
<PARAMETER NAME="C_S_AXI_ACP_AWUSER_VAL" VALUE="31"/>
<PARAMETER NAME="C_M_AXI_GP0_ID_WIDTH" VALUE="12"/>
<PARAMETER NAME="C_M_AXI_GP0_ENABLE_STATIC_REMAP" VALUE="0"/>
<PARAMETER NAME="C_M_AXI_GP1_ID_WIDTH" VALUE="12"/>
<PARAMETER NAME="C_M_AXI_GP1_ENABLE_STATIC_REMAP" VALUE="0"/>
<PARAMETER NAME="C_S_AXI_GP0_ID_WIDTH" VALUE="6"/>
<PARAMETER NAME="C_S_AXI_GP1_ID_WIDTH" VALUE="6"/>
<PARAMETER NAME="C_S_AXI_ACP_ID_WIDTH" VALUE="3"/>
<PARAMETER NAME="C_S_AXI_HP0_ID_WIDTH" VALUE="6"/>
<PARAMETER NAME="C_S_AXI_HP0_DATA_WIDTH" VALUE="64"/>
<PARAMETER NAME="C_S_AXI_HP1_ID_WIDTH" VALUE="6"/>
<PARAMETER NAME="C_S_AXI_HP1_DATA_WIDTH" VALUE="64"/>
<PARAMETER NAME="C_S_AXI_HP2_ID_WIDTH" VALUE="6"/>
<PARAMETER NAME="C_S_AXI_HP2_DATA_WIDTH" VALUE="64"/>
<PARAMETER NAME="C_S_AXI_HP3_ID_WIDTH" VALUE="6"/>
<PARAMETER NAME="C_S_AXI_HP3_DATA_WIDTH" VALUE="64"/>
<PARAMETER NAME="C_M_AXI_GP0_THREAD_ID_WIDTH" VALUE="12"/>
<PARAMETER NAME="C_M_AXI_GP1_THREAD_ID_WIDTH" VALUE="12"/>
<PARAMETER NAME="C_NUM_F2P_INTR_INPUTS" VALUE="1"/>
<PARAMETER NAME="C_IRQ_F2P_MODE" VALUE="DIRECT"/>
<PARAMETER NAME="C_DQ_WIDTH" VALUE="32"/>
<PARAMETER NAME="C_DQS_WIDTH" VALUE="4"/>
<PARAMETER NAME="C_DM_WIDTH" VALUE="4"/>
<PARAMETER NAME="C_MIO_PRIMITIVE" VALUE="54"/>
<PARAMETER NAME="C_TRACE_INTERNAL_WIDTH" VALUE="2"/>
<PARAMETER NAME="C_USE_AXI_NONSECURE" VALUE="0"/>
<PARAMETER NAME="C_USE_M_AXI_GP0" VALUE="1"/>
<PARAMETER NAME="C_USE_M_AXI_GP1" VALUE="0"/>
<PARAMETER NAME="C_USE_S_AXI_GP0" VALUE="0"/>
<PARAMETER NAME="C_USE_S_AXI_GP1" VALUE="0"/>
<PARAMETER NAME="C_USE_S_AXI_HP0" VALUE="1"/>
4749
4750
4751
4752
4753
4754
4755
4756
4757
4758
4759
4760
4761
4762
4763
4764
4765
4766
4767
4768
4769
4770
4771
4772
4773
4774
4775
4776
4777
4778
4779
4780
4781
4782
4783
4784
4785
4786
4787
4788
4789
4790
4791
4792
4793
4794
4795
4796
4797
4798
4799
4800
4801
4802
4803
4804
4805
4806
4807
4808
4809
4810
4811
4812
4813
4814
4815
4816
4817
4818
4819
4820
4821
4822
4823
4824
4825
4826
4827
4828
4829
4830
4831
4832
4833
4834
4835
4836
4837
4838
4839
4840
4841
4842
4843
4844
4845
4846
4847
4848
4849
4850
4851
4852
4853
4854
4855
4856
4857
4858
4859
4860
4861
4862
4863
4864
4865
4866
4867
4868
4869
4870
4871
4872
4873
4874
4875
4876
4877
4878
4879
4880
4881
4882
4883
4884
4885
4886
4887
4888
<PARAMETER NAME="C_USE_S_AXI_HP2" VALUE="0"/>
<PARAMETER NAME="C_USE_S_AXI_HP3" VALUE="0"/>
<PARAMETER NAME="C_USE_S_AXI_ACP" VALUE="0"/>
<PARAMETER NAME="C_PS7_SI_REV" VALUE="PRODUCTION"/>
<PARAMETER NAME="C_FCLK_CLK0_BUF" VALUE="TRUE"/>
<PARAMETER NAME="C_FCLK_CLK1_BUF" VALUE="FALSE"/>
<PARAMETER NAME="C_FCLK_CLK2_BUF" VALUE="FALSE"/>
<PARAMETER NAME="C_FCLK_CLK3_BUF" VALUE="FALSE"/>
<PARAMETER NAME="C_PACKAGE_NAME" VALUE="clg400"/>
<PARAMETER NAME="C_GP0_EN_MODIFIABLE_TXN" VALUE="1"/>
<PARAMETER NAME="C_GP1_EN_MODIFIABLE_TXN" VALUE="1"/>
<PARAMETER NAME="PCW_DDR_RAM_BASEADDR" VALUE="0x00100000"/>
<PARAMETER NAME="PCW_DDR_RAM_HIGHADDR" VALUE="0x1FFFFFFF"/>
<PARAMETER NAME="PCW_UART0_BASEADDR" VALUE="0xE0000000"/>
<PARAMETER NAME="PCW_UART0_HIGHADDR" VALUE="0xE0000FFF"/>
<PARAMETER NAME="PCW_UART1_BASEADDR" VALUE="0xE0001000"/>
<PARAMETER NAME="PCW_UART1_HIGHADDR" VALUE="0xE0001FFF"/>
<PARAMETER NAME="PCW_I2C0_BASEADDR" VALUE="0xE0004000"/>
<PARAMETER NAME="PCW_I2C0_HIGHADDR" VALUE="0xE0004FFF"/>
<PARAMETER NAME="PCW_I2C1_BASEADDR" VALUE="0xE0005000"/>
<PARAMETER NAME="PCW_I2C1_HIGHADDR" VALUE="0xE0005FFF"/>
<PARAMETER NAME="PCW_SPI0_BASEADDR" VALUE="0xE0006000"/>
<PARAMETER NAME="PCW_SPI0_HIGHADDR" VALUE="0xE0006FFF"/>
<PARAMETER NAME="PCW_SPI1_BASEADDR" VALUE="0xE0007000"/>
<PARAMETER NAME="PCW_SPI1_HIGHADDR" VALUE="0xE0007FFF"/>
<PARAMETER NAME="PCW_CAN0_BASEADDR" VALUE="0xE0008000"/>
<PARAMETER NAME="PCW_CAN0_HIGHADDR" VALUE="0xE0008FFF"/>
<PARAMETER NAME="PCW_CAN1_BASEADDR" VALUE="0xE0009000"/>
<PARAMETER NAME="PCW_CAN1_HIGHADDR" VALUE="0xE0009FFF"/>
<PARAMETER NAME="PCW_GPIO_BASEADDR" VALUE="0xE000A000"/>
<PARAMETER NAME="PCW_GPIO_HIGHADDR" VALUE="0xE000AFFF"/>
<PARAMETER NAME="PCW_ENET0_BASEADDR" VALUE="0xE000B000"/>
<PARAMETER NAME="PCW_ENET0_HIGHADDR" VALUE="0xE000BFFF"/>
<PARAMETER NAME="PCW_ENET1_BASEADDR" VALUE="0xE000C000"/>
<PARAMETER NAME="PCW_ENET1_HIGHADDR" VALUE="0xE000CFFF"/>
<PARAMETER NAME="PCW_SDIO0_BASEADDR" VALUE="0xE0100000"/>
<PARAMETER NAME="PCW_SDIO0_HIGHADDR" VALUE="0xE0100FFF"/>
<PARAMETER NAME="PCW_SDIO1_BASEADDR" VALUE="0xE0101000"/>
<PARAMETER NAME="PCW_SDIO1_HIGHADDR" VALUE="0xE0101FFF"/>
<PARAMETER NAME="PCW_USB0_BASEADDR" VALUE="0xE0102000"/>
<PARAMETER NAME="PCW_USB0_HIGHADDR" VALUE="0xE0102fff"/>
<PARAMETER NAME="PCW_USB1_BASEADDR" VALUE="0xE0103000"/>
<PARAMETER NAME="PCW_USB1_HIGHADDR" VALUE="0xE0103fff"/>
<PARAMETER NAME="PCW_TTC0_BASEADDR" VALUE="0xE0104000"/>
<PARAMETER NAME="PCW_TTC0_HIGHADDR" VALUE="0xE0104fff"/>
<PARAMETER NAME="PCW_TTC1_BASEADDR" VALUE="0xE0105000"/>
<PARAMETER NAME="PCW_TTC1_HIGHADDR" VALUE="0xE0105fff"/>
<PARAMETER NAME="PCW_FCLK_CLK0_BUF" VALUE="TRUE"/>
<PARAMETER NAME="PCW_FCLK_CLK1_BUF" VALUE="FALSE"/>
<PARAMETER NAME="PCW_FCLK_CLK2_BUF" VALUE="FALSE"/>
<PARAMETER NAME="PCW_FCLK_CLK3_BUF" VALUE="FALSE"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_FREQ_MHZ" VALUE="533.333333"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_BANK_ADDR_COUNT" VALUE="3"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_ROW_ADDR_COUNT" VALUE="14"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_COL_ADDR_COUNT" VALUE="10"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CL" VALUE="7"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CWL" VALUE="6"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_T_RCD" VALUE="7"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_T_RP" VALUE="7"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_T_RC" VALUE="48.75"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_T_RAS_MIN" VALUE="35.0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_T_FAW" VALUE="30.0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_AL" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_TO_CLK_DELAY_0" VALUE="0.0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_TO_CLK_DELAY_1" VALUE="0.0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_TO_CLK_DELAY_2" VALUE="0.0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_TO_CLK_DELAY_3" VALUE="0.0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_BOARD_DELAY0" VALUE="0.25"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_BOARD_DELAY1" VALUE="0.25"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_BOARD_DELAY2" VALUE="0.25"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_BOARD_DELAY3" VALUE="0.25"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_0_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_1_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_2_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_3_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_0_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_1_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_2_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_3_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_0_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_1_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_2_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_3_LENGTH_MM" VALUE="0"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_0_PACKAGE_LENGTH" VALUE="105.056"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_1_PACKAGE_LENGTH" VALUE="66.904"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_2_PACKAGE_LENGTH" VALUE="89.1715"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_3_PACKAGE_LENGTH" VALUE="113.63"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_0_PACKAGE_LENGTH" VALUE="98.503"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_1_PACKAGE_LENGTH" VALUE="68.5855"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_2_PACKAGE_LENGTH" VALUE="90.295"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_3_PACKAGE_LENGTH" VALUE="103.977"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_0_PACKAGE_LENGTH" VALUE="80.4535"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_1_PACKAGE_LENGTH" VALUE="80.4535"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_2_PACKAGE_LENGTH" VALUE="80.4535"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_3_PACKAGE_LENGTH" VALUE="80.4535"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_0_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_1_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_2_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQS_3_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_0_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_1_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_2_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_DQ_3_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_0_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_1_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_2_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_UIPARAM_DDR_CLOCK_3_PROPOGATION_DELAY" VALUE="160"/>
<PARAMETER NAME="PCW_PACKAGE_DDR_DQS_TO_CLK_DELAY_0" VALUE="-0.025"/>
<PARAMETER NAME="PCW_PACKAGE_DDR_DQS_TO_CLK_DELAY_1" VALUE="0.014"/>
<PARAMETER NAME="PCW_PACKAGE_DDR_DQS_TO_CLK_DELAY_2" VALUE="-0.009"/>
<PARAMETER NAME="PCW_PACKAGE_DDR_DQS_TO_CLK_DELAY_3" VALUE="-0.033"/>
<PARAMETER NAME="PCW_PACKAGE_DDR_BOARD_DELAY0" VALUE="0.089"/>
<PARAMETER NAME="PCW_PACKAGE_DDR_BOARD_DELAY1" VALUE="0.075"/>
<PARAMETER NAME="PCW_PACKAGE_DDR_BOARD_DELAY2" VALUE="0.085"/>
<PARAMETER NAME="PCW_PACKAGE_DDR_BOARD_DELAY3" VALUE="0.092"/>
<PARAMETER NAME="PCW_CPU_CPU_6X4X_MAX_RANGE" VALUE="667"/>
<PARAMETER NAME="PCW_CRYSTAL_PERIPHERAL_FREQMHZ" VALUE="33.333333"/>
<PARAMETER NAME="PCW_APU_PERIPHERAL_FREQMHZ" VALUE="666.666666"/>
<PARAMETER NAME="PCW_DCI_PERIPHERAL_FREQMHZ" VALUE="10.159"/>
<PARAMETER NAME="PCW_QSPI_PERIPHERAL_FREQMHZ" VALUE="200"/>
<PARAMETER NAME="PCW_SMC_PERIPHERAL_FREQMHZ" VALUE="100"/>
<PARAMETER NAME="PCW_USB0_PERIPHERAL_FREQMHZ" VALUE="60"/>
<PARAMETER NAME="PCW_USB1_PERIPHERAL_FREQMHZ" VALUE="60"/>
<PARAMETER NAME="PCW_SDIO_PERIPHERAL_FREQMHZ" VALUE="100"/>
<PARAMETER NAME="PCW_UART_PERIPHERAL_FREQMHZ" VALUE="100"/>
<PARAMETER NAME="PCW_SPI_PERIPHERAL_FREQMHZ" VALUE="166.666666"/>
<PARAMETER NAME="PCW_CAN_PERIPHERAL_FREQMHZ" VALUE="100"/>
<PARAMETER NAME="PCW_CAN0_PERIPHERAL_FREQMHZ" VALUE="-1"/>
<PARAMETER NAME="PCW_CAN1_PERIPHERAL_FREQMHZ" VALUE="-1"/>
<PARAMETER NAME="PCW_I2C_PERIPHERAL_FREQMHZ" VALUE="25"/>
<PARAMETER NAME="PCW_WDT_PERIPHERAL_FREQMHZ" VALUE="133.333333"/>
<PARAMETER NAME="PCW_TTC_PERIPHERAL_FREQMHZ" VALUE="50"/>
<PARAMETER NAME="PCW_TTC0_CLK0_PERIPHERAL_FREQMHZ" VALUE="133.333333"/>
<PARAMETER NAME="PCW_TTC0_CLK1_PERIPHERAL_FREQMHZ" VALUE="133.333333"/>
<PARAMETER NAME="PCW_TTC0_CLK2_PERIPHERAL_FREQMHZ" VALUE="133.333333"/>
<PARAMETER NAME="PCW_TTC1_CLK0_PERIPHERAL_FREQMHZ" VALUE="133.333333"/>
<PARAMETER NAME="PCW_TTC1_CLK1_PERIPHERAL_FREQMHZ" VALUE="133.333333"/>
<PARAMETER NAME="PCW_TTC1_CLK2_PERIPHERAL_FREQMHZ" VALUE="133.333333"/>
<PARAMETER NAME="PCW_PCAP_PERIPHERAL_FREQMHZ" VALUE="200"/>
<PARAMETER NAME="PCW_TPIU_PERIPHERAL_FREQMHZ" VALUE="200"/>
4890
4891
4892
4893
4894
4895
4896
4897
4898
4899
4900
4901
4902
4903
4904
4905
4906
4907
4908
4909
4910
4911
4912
<PARAMETER NAME="PCW_FPGA1_PERIPHERAL_FREQMHZ" VALUE="50"/>
<PARAMETER NAME="PCW_FPGA2_PERIPHERAL_FREQMHZ" VALUE="50"/>
<PARAMETER NAME="PCW_FPGA3_PERIPHERAL_FREQMHZ" VALUE="50"/>
<PARAMETER NAME="PCW_ACT_APU_PERIPHERAL_FREQMHZ" VALUE="666.666687"/>
<PARAMETER NAME="PCW_UIPARAM_ACT_DDR_FREQ_MHZ" VALUE="533.333374"/>
<PARAMETER NAME="PCW_ACT_DCI_PERIPHERAL_FREQMHZ" VALUE="10.158730"/>
<PARAMETER NAME="PCW_ACT_QSPI_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_SMC_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_ENET0_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_ENET1_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_USB0_PERIPHERAL_FREQMHZ" VALUE="60"/>
<PARAMETER NAME="PCW_ACT_USB1_PERIPHERAL_FREQMHZ" VALUE="60"/>
<PARAMETER NAME="PCW_ACT_SDIO_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_UART_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_SPI_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_CAN_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_CAN0_PERIPHERAL_FREQMHZ" VALUE="23.8095"/>
<PARAMETER NAME="PCW_ACT_CAN1_PERIPHERAL_FREQMHZ" VALUE="23.8095"/>
<PARAMETER NAME="PCW_ACT_I2C_PERIPHERAL_FREQMHZ" VALUE="50"/>
<PARAMETER NAME="PCW_ACT_WDT_PERIPHERAL_FREQMHZ" VALUE="111.111115"/>
<PARAMETER NAME="PCW_ACT_TTC_PERIPHERAL_FREQMHZ" VALUE="50"/>
<PARAMETER NAME="PCW_ACT_PCAP_PERIPHERAL_FREQMHZ" VALUE="200.000000"/>
<PARAMETER NAME="PCW_ACT_TPIU_PERIPHERAL_FREQMHZ" VALUE="200.000000"/>
<PARAMETER NAME="PCW_ACT_FPGA0_PERIPHERAL_FREQMHZ" VALUE="150.000000"/>
<PARAMETER NAME="PCW_ACT_FPGA1_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_FPGA2_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_FPGA3_PERIPHERAL_FREQMHZ" VALUE="10.000000"/>
<PARAMETER NAME="PCW_ACT_TTC0_CLK0_PERIPHERAL_FREQMHZ" VALUE="111.111115"/>
<PARAMETER NAME="PCW_ACT_TTC0_CLK1_PERIPHERAL_FREQMHZ" VALUE="111.111115"/>
<PARAMETER NAME="PCW_ACT_TTC0_CLK2_PERIPHERAL_FREQMHZ" VALUE="111.111115"/>
<PARAMETER NAME="PCW_ACT_TTC1_CLK0_PERIPHERAL_FREQMHZ" VALUE="111.111115"/>
<PARAMETER NAME="PCW_ACT_TTC1_CLK1_PERIPHERAL_FREQMHZ" VALUE="111.111115"/>
<PARAMETER NAME="PCW_ACT_TTC1_CLK2_PERIPHERAL_FREQMHZ" VALUE="111.111115"/>
<PARAMETER NAME="PCW_CLK1_FREQ" VALUE="10000000"/>
<PARAMETER NAME="PCW_CLK2_FREQ" VALUE="10000000"/>
<PARAMETER NAME="PCW_CLK3_FREQ" VALUE="10000000"/>
<PARAMETER NAME="PCW_OVERRIDE_BASIC_CLOCK" VALUE="0"/>
<PARAMETER NAME="PCW_CPU_PERIPHERAL_DIVISOR0" VALUE="2"/>
<PARAMETER NAME="PCW_DDR_PERIPHERAL_DIVISOR0" VALUE="2"/>
<PARAMETER NAME="PCW_SMC_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_QSPI_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_SDIO_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_UART_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_SPI_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_CAN_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_CAN_PERIPHERAL_DIVISOR1" VALUE="1"/>
<PARAMETER NAME="PCW_FCLK1_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_FCLK2_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_FCLK3_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_FCLK0_PERIPHERAL_DIVISOR1" VALUE="2"/>
<PARAMETER NAME="PCW_FCLK1_PERIPHERAL_DIVISOR1" VALUE="1"/>
<PARAMETER NAME="PCW_FCLK2_PERIPHERAL_DIVISOR1" VALUE="1"/>
<PARAMETER NAME="PCW_FCLK3_PERIPHERAL_DIVISOR1" VALUE="1"/>
<PARAMETER NAME="PCW_ENET0_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_ENET1_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_ENET0_PERIPHERAL_DIVISOR1" VALUE="1"/>
<PARAMETER NAME="PCW_ENET1_PERIPHERAL_DIVISOR1" VALUE="1"/>
<PARAMETER NAME="PCW_TPIU_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_DCI_PERIPHERAL_DIVISOR0" VALUE="15"/>
<PARAMETER NAME="PCW_DCI_PERIPHERAL_DIVISOR1" VALUE="7"/>
<PARAMETER NAME="PCW_TTC0_CLK0_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_TTC0_CLK1_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_TTC0_CLK2_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_TTC1_CLK0_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_TTC1_CLK1_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_TTC1_CLK2_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_WDT_PERIPHERAL_DIVISOR0" VALUE="1"/>
<PARAMETER NAME="PCW_ARMPLL_CTRL_FBDIV" VALUE="40"/>
<PARAMETER NAME="PCW_DDRPLL_CTRL_FBDIV" VALUE="32"/>
<PARAMETER NAME="PCW_CPU_CPU_PLL_FREQMHZ" VALUE="1333.333"/>
4965
4966
4967
4968
4969
4970
4971
4972
4973
4974
4975
4976
4977
4978
4979
4980
4981
4982
4983
4984
4985
4986
4987
4988
4989
4990
4991
4992
4993
4994
4995
4996
4997
4998
4999
5000
<PARAMETER NAME="PCW_DDR_DDR_PLL_FREQMHZ" VALUE="1066.667"/>
<PARAMETER NAME="PCW_SMC_PERIPHERAL_VALID" VALUE="0"/>
<PARAMETER NAME="PCW_SDIO_PERIPHERAL_VALID" VALUE="0"/>
<PARAMETER NAME="PCW_SPI_PERIPHERAL_VALID" VALUE="0"/>
<PARAMETER NAME="PCW_CAN_PERIPHERAL_VALID" VALUE="0"/>
<PARAMETER NAME="PCW_UART_PERIPHERAL_VALID" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_CAN0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_CAN1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_ENET0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_ENET1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_PTP_ENET0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_PTP_ENET1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_GPIO" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_I2C0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_I2C1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_PJTAG" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_SDIO0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_CD_SDIO0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_WP_SDIO0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_SDIO1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_CD_SDIO1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_WP_SDIO1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_SPI0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_SPI1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_UART0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_UART1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_MODEM_UART0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_MODEM_UART1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_TTC0" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_TTC1" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_WDT" VALUE="0"/>
<PARAMETER NAME="PCW_EN_EMIO_TRACE" VALUE="0"/>
<PARAMETER NAME="PCW_USE_AXI_NONSECURE" VALUE="0"/>
<PARAMETER NAME="PCW_USE_M_AXI_GP0" VALUE="1"/>
<PARAMETER NAME="PCW_USE_M_AXI_GP1" VALUE="0"/>
<PARAMETER NAME="PCW_USE_S_AXI_GP0" VALUE="0"/>